第(3/3)页

    众所周知，晶体管都是由三个端子所组成的，分别是源极，漏极和栅极。

    电流从个源极流向漏极，并且由栅极所控制，栅极根据所施加的电压进行导通或者关闭电流。

    硅和mos2都是具有晶格结构，但是通过硅的电子有效质量比mos2要小。

    所以当栅极长度为5nm或者更长的时候，硅晶体管可以正常的工作，但是一旦栅极长度小于这个长度的时候，一种叫做量子隧穿的量子力学现象就开始出现了。

    栅势垒就不能够再阻止电子从源极流入漏极，这就意味着不能够再开关晶体管，即电子失去了控制。

    而通过mos2的电子具有更高的质量，它们的流动可以通过更小的门来进行控制。

    而mos2可以缩小到原子一样的薄片，大约有0.65纳米厚，具有较低的介电常数（反映了材料在电场中的储存能量的能力）这些特性。

    所以这就使得mos2栅极长度减少到1纳米的时候，可以对晶体管内部的电流流动进行有序的控制。

    虽然劳伦斯伯克利国家实验室对此方案的可行性进行了实验验证，但是不得不强调的是，这里的研究仍然处于非常早期的阶段。

    一个14纳米的芯片上有超过十亿个晶体管，而伯克利实验室团队，还没有开发出一种可行的方法，来批量生产新的1nm晶体管，甚至还没有开发出使用这种晶体管的芯片。

    所以通过mos2替代硅基底的这条路，还是具有一定的可行性的，但是这套路实际上能走多远，所有人的心中都没有答案。

    而一些白痴的想法，例如说同等晶体管的数量之下，既然无法将芯片做小，那么将芯片的面积做大一倍等等行为，仔细查查资料就可以看出来，是非常反智的。

    毕竟大了之后的问题会很多，首先发热量会导致频率根本无法得到提升，那么做大芯片唯一可以实现的就是增加芯片的物理内核。

    前人的惨痛教训证明了这条路是完全走不通的。


    第(3/3)页